Auf dem Weg zum Grünen Rechner

Computer und Rechenzentren tragen weltweit zu etwa sechs Prozent des elektrischen Energieverbrauchs bei – mit steigender Tendenz. „Hier können wir mit der Entwicklung ganz neuer Speicherkonzepte große Einsparungen erzielen“, sagt Professor Dr. Rainer Waser, Direktor des Instituts für Festkörperforschung am Forschungszentrum Jülich.

In der Jülich Aachen Research Alliance JARA hat das Team um Rainer Waser vom Forschungszentrum Jülich und der RWTH Aachen ein neues Konzept für die übernächste Generation von Computerchips entwickelt. Es basiert auf so genannten memristiven Elementen, die Informationen als hohen (HRS – High Resistive State) oder niedrigen (LRS – Low Resistive State) Widerstandswert speichern. Der Widerstand eines Memristors kann durch Anlegen einer Spannung programmiert werden und bleibt dann ohne weitere Energiezufuhr solange erhalten, bis eine entsprechende Gegenspannung in den anderen Wert schaltet.

„Das ist ein entscheidender Vorteil gegenüber heutigen Computern“, sagt Waser. „Denn bei den aktuellen Bauelementen für den Arbeitsspeicher, DRAMs, werden die Daten in Form von Ladung auf Kondensatoren gespeichert. Das ist flüchtig und muss permanent erneuert werden.“ Außerdem besteht die konventionelle Computerarchitektur aus Arbeitsspeicher und Prozessor, die räumlich getrennt sind.

Der dadurch notwendige Datentransport zwischen den Funktionsbereichen führt zu einem hohen Energieverbrauch. Memristive Elemente können nicht nur Daten speichern, sie können auch Transistoren als Logik-Elemente für den Prozessor ersetzen. „Es ist im Prinzip möglich, mit diesen Elementen Rechenoperationen durchzuführen und das Ergebnis direkt in denselben oder in benachbarten Elementen zu speichern“, erläutert Eike Linn, Doktorand in der Arbeitsgruppe von Waser. Damit entfällt der energieaufwändige Datentransport zwischen Speicher und Prozessor. Memristoren sind wie ein Sandwich aufgebaut, beispielsweise aus einer Platin- und einer Kupferschicht. Dazwischen befindet sich ein Elektrolyt, der für geladene Teilchen durchlässig ist. Wird eine positive Spannung an die Kupferschicht angelegt, so bilden sich dort Kupferionen.

Sie wandern durch die Elektrolyt-Zwischenschicht und werden am Platin zu metallischem Kupfer reduziert, welches der Kupferelektrode in Form von Fäden oder spitzen Kegeln entgegen wächst. Durch diese leitende Brücke verringert sich der Widerstand der Zelle erheblich. Legt man eine entsprechende negative Spannung an, so wird der gesamte Prozess umgekehrt und die Kupferionen wandern in ihre Ausgangsschicht zurück.

Ohne Spannung bleibt der jeweilige Zustand stabil. Diese Speicherelemente werden in so genannten Crossbar- Arrays angeordnet. Das sind Gitter aus sich kreuzenden Leiterbahnen, an deren Schnittstelle sich zwischen oberem und unterem Leiter die Speicherzelle befindet. Durch diese Gitterstruktur können gezielt einzelne Zellen angesprochen werden. „Allerdings funktioniert das in der Praxis noch nicht perfekt“, sagt Linn. Wird eine Zelle geschaltet, können durch die angelegte Spannung auch benachbarte Zellen beeinflusst werden, insbesondere, wenn sie im LRS-Zustand einen niedrigen Widerstandswert besitzen. Denn der Strom sucht sich stets den Weg des geringsten Widerstands. Um das zu bekämpfen, war bisher jeder Zelle ein Transistor vorgeschaltet. Das verteuert jedoch die Chip-Produktion und schränkt die mögliche Zell- und damit Speicherdichte erheblich ein.

Die Jülicher und Aachener Forscher haben nun ein neues Konzept entwickelt. Der Clou: Sie setzen einfach zwei gegensätzlich gepolte Memristoren jeweils an ihrer Kupferschicht zu einer Zelle zusammen. Dann sind zwischen den Leiterbahnen ein HRS- und ein LRS-Element in Reihe geschaltet. Auf diese Weise ergibt sich immer ein großer Gesamtwiderstand, der ausreicht, um die Leckströme zu verhindern. Diese neuen Elemente heißen komplementäre resistive Schalter – CRS.

Die beiden Speicherzustände 0 und 1 ergeben sich als Kombination aus HRS/LRS oder LRS/HRS. Durch Anlegen einer Schreibspannung können sie zwischen 0 und 1 geschaltet werden. Zum Lesen nutzt man eine niedrigere Spannung und registriert, ob ein Strom fließt oder nicht. Bei der 0-Kombination HRS/LRS fließt kein nennenswerter Strom, denn der Gesamtwiderstand ist vergleichsweise groß. Die Lesespannung ist so gepolt, dass sich in diesem Fall die HRS- und LRS-Werte nicht ändern. Bei der 1-Kombination LRS/HRS dagegen wandelt sich der HRS-Wert in einen LRS-Wert um. Dann hat das Element einen niedrigen Gesamtwiderstand und es fließt ein Strom. Gleichzeitig ist der Ausgangswert verloren gegangen.

Das Lesen ist also destruktiv, der vorherige Zustand muss durch einen entsprechenden Schreibpuls wiederhergestellt werden. Während das Konzept und Schaltungsdesign von Eike Linn an der RWTH Aachen entwickelt wurde, haben seine Kollegen am Forschungszentrum Jülich die technologische Realisierbarkeit gezeigt. Die neuen CRS-Strukturen können mit der herkömmlichen Siliziumtechnologie hergestellt werden oder mit neuen nanoskaligen Druckverfahren. Da sie sich bis in den Bereich unter 10 Nanometer verkleinern und auch in die Höhe stapeln lassen sowie ohne Transistor auskommen, kann die Speicherdichte gegenüber heutigen Arbeitsspeichern um den Faktor zehn bis einhundert erhöht werden. „Dies spart nicht nur eine Menge Energie, sondern könnte auch das Ende der traditionellen Siliziumelektronik noch ein Weilchen hinauszögern“, sagt Waser. Und dank des nicht-flüchtigen Speichers könnte endlich das lästige Hochfahren des Rechners überflüssig werden.